

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-114445

(43) Date of publication of application: 21.04.2000

(51)Int.Cl.

H01L 23/48 H01L 21/60

(21)Application number: 11-273424

(71)Applicant: INTERNATL RECTIFIER CORP

(22)Date of filing:

27.09.1999

(72)Inventor: CHUAN CHIEA

**GEORGE MANOTS** 

DAN KISEL

(30)Priority

Priority number: 98 101810

Priority date: 25.09.1998

Priority country: US

04.01.1999


US

# (54) SEMICONDUCTOR PACKAGE

99 225153

## (57)Abstract:

PROBLEM TO BE SOLVED: To reduce the resistances of current paths passing through a MOS gate device, by making each of the current paths include a beam portion sized and molded to couple a copper plate portion to a second terminal. SOLUTION: A semiconductor die 16 includes its upper surface having a metallized region 18 defining the connections with it. A semiconductor package 110 includes also strap members 28 used for coupling electrically the metallized region 18 to terminals 12b. Each strap member 28 desirably includes a plate portion 30 having an enough large thickness and includes a molded beam portion 34. The plate portion 30 is formed desirably out of copper and is coupled in a covering way to most of the metallized region 18. The beam portions 34 are molded and sized to couple the plate portion 30 to the terminals 12b. The beam portions 34 are coupled to the side edge portion of the plate portion 30 at their one-ends, and include desirably end portions 36 coupled to the respective terminals 12b.



# **LEGAL STATUS**

[Date of request for examination]

27.10.1999

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

テーマコート\*(参考)

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-114445 (P2000-114445A)

G

(43)公開日 平成12年4月21日(2000.4.21)

(51) Int.Cl.<sup>7</sup> 酸別記号 F I H 0 1 L 23/48 H 0 1 L 23/48 21/60 3 0 1 21/60

301A

## 審査請求 有 請求項の数29 OL (全 10 頁)

(21)出願番号 (71)出顧人 591074389 特顏平11-273424 インターナショナル・レクチファイヤー・ (22)出願日 平成11年9月27日(1999.9.27) コーポレーション INTERNATIONAL RECTI (31)優先権主張番号 60/101, 810 FIER CORPORATION (32)優先日 平成10年9月25日(1998.9.25) アメリカ合衆国90245カリフォルニア州 (33)優先権主張国 米国(US) エル・セグンド、カンザス・ストリート (31)優先権主張番号 09/225、153 233番 (32) 優先日 平成11年1月4日(1999,1.4) (74)代理人 100077481 (33)優先権主張国 米国(US) 弁理士 谷 義一 (外2名)


最終頁に続く

# (54) 【発明の名称】 半導体パッケージ

### (57)【要約】

【課題】 MOSゲートデバイスを通る電流経路の抵抗 を低下させ、この電流経路のインダクタンスを低下させ ること。

【解決手段】 半導体パッケージ110は、底部プレート部分13およびここから延びる少なくとも1つの第1の端子12aを有する底部リードフレーム、第1の端子12aと同一平面上にある少なくとも1つの第2の端子12b、第1の端子が結合された、ドレイン接続を画定する第1の金属化領域がその上にを配置された上部表面とを有する半導体パワーMOSFETダイ16、ソース接続を画定する第1の金属化領域の大部分に結合され、その大部分に及ぶ銅板30を第2の端子12bに結合するようにサイズを取られ成形された、少なくとも1つのビーム部分34を含む。



### 【特許請求の範囲】

【請求項1】 底部プレート部分および該底部プレート 部分から延びる少なくとも1つの第1の端子を有する底 部リードフレーム、

前記第1の端子と同一平面上にある少なくとも1つの第 2の端子、

前記第1の端子がドレインに電気的に接続されるように 前記リードフレームの底部プレートに結合された、ドレ イン接続を画定する底部表面と、ソースを画定する第1 の金属化領域、およびゲートを画定する第2の金属化領 域がその上に配置された上部表面とを有する半導体パワ -MOSFETダイ、

ソース接続を画定する前記第1の金属化領域の大部分に 結合され、その大部分に及ぶ銅板、および前記第2の端 子が前記ソースに電気的に結合されるように前記銅板部 分を少なくとも1つの前記第2の端子に結合するように サイズを取られ成形された、少なくとも1つのビーム部 分を含むパワー半導体パッケージ。

【請求項2】 前記ゲートを第3の端子に結合するワイ ヤボンディングをさらに含む、請求項1に記載のパワー 半導体パッケージ。

【請求項3】 前記銅板部分が前記ソースに堅く結合さ れるように前記銅板と前記第1の金属化領域との間に配 置された硬化性導電材料の層をさらに含む、請求項1に 記載のパワー半導体パッケージ。

【請求項4】 前記銅板が上部表面および底部表面を含 み、前記底部表面が前記ソースに向かって延びる下向き の突起を有する、請求項1に記載のパワー半導体パッケ ージ。

【請求項5】 前記MOSFETダイが、前記ソースの 一部分を覆って延びるゲートバスを含み、前記銅板がゲ ートバスのほぼ全体を覆う、請求項1に記載のパワー半 導体パッケージ。

【請求項6】 前記MOSFETダイが、前記ソースの 一部分を覆って延びるゲートバスを含み、さらに前記ゲ ートバスの少なくとも一部分を実質上覆う窒化物層を含 み、前記銅板が窒化物層によって前記ゲートバスから電 気的に絶縁された、請求項1に記載のパワー半導体パッ ケージ。

【請求項7】 前記銅板と前記ソースの間に配置された 硬化性導電材料の層をさらに含む、請求項6に記載のパ ワー半導体パッケージ。

【請求項8】 前記室化物層が、前記ゲートバスを前記 硬化性導電材料から電気的に絶縁する、請求項7に記載 のパワー半導体パッケージ。

【請求項9】 前記硬化性導電材料が銀充填エポキシで ある、請求項8に記載のパワー半導体パッケージ。

【請求項10】 少なくとも1つの前記ビーム部分が前 記銅板の側縁部から延び、その末端で少なくとも1つの 前記第2の端子に結合された、請求項1に記載のパワー

半導体パッケージ。

【請求項11】 前記ピーム部分と少なくとも1つの前 記第2の端子との間に配置された硬化性導電材料の層を さらに含む、請求項10に記載のパワー半導体パッケー ジ。

【請求項12】 少なくとも1つの前記第2の端子が少 なくとも1つの前記ピーム部分と一体化された、請求項 10に記載のパワー半導体パッケージ。

【請求項13】 前記ビーム部分が、前記銅板の側縁部 から少なくとも1つの前記第2の端子まで延びる単一部 材である、請求項10に記載のパワー半導体パッケー ジ。

【請求項14】 前記銅板の側縁部から延びて少なくと も1つの前記第2の端子で終端する少なくとも2つのビ ーム部分を含む、請求項10に記載のパワー半導体パッ ケージ。

【請求項15】 前記少なくとも2つのビーム部分が前 記銅板の側縁部から前記クロスバー部分まで延び、前記 クロスバー部分が少なくとも2つの前記第2の端子に結 合された、請求項14に記載のパワー半導体パッケー

【請求項16】 前記クロスバー部分を前記第2の端子 に結合するために配置された硬化性導電材料の層をさら に含む、請求項15に記載のパワー半導体パッケージ。

【請求項17】 前記硬化性導電材料が銀充填エポキシ である、請求項16に記載のパワー半導体パッケージ。

【請求項18】 前記クロスバー部分が、前記第2の端 子の付近に位置し、前記第2の端子との係合を容易にす るようにサイズを取られ成形されたボイドを含む、請求 項15に記載のパワー半導体パッケージ。

【請求項19】 前記ボイドが、前記クロスバー部分の ほぼ全長にわたって延びるチャネルの形をしている、請 求項18に記載のパワー半導体パッケージ。

【請求項20】 前記チャネル内に配置され前記クロス バー部分を前記第2の端子に結合する硬化性導電材料を さらに含む、請求項19に記載のパワー半導体パッケー ジ。

【請求項21】 前記チャネルを通って前記第2の端子 に向かって延びる下向きの突起をさらに含む、請求項2 0に記載のパワー半導体パッケージ。

【請求項22】 前記突起が、前記クロスバー部分のほ ぼ全長にわたって延びる壁面の形をしている、請求項2 1に記載のパワー半導体パッケージ。

【請求項23】 前記ポイド内に配置され前記クロスバ 一部分を前記第2の端子に結合する硬化性導電材料をさ らに含む、請求項22に記載のパワー半導体パッケー ジ。

【請求項24】 前記硬化性導電材料が銀充填エポキシ である、請求項23に記載のパワー半導体パッケージ。 SO8パッケージ構成に準拠するよう

【請求項25】

にサイズを取られ成形された、請求項1に記載のパワー 半導体パッケージ。

【請求項26】 前記底部リードフレーム、前記半導体 ダイ、および前記銅板をほぼ封入するプラスチックハウ ジングを含む、請求項1に記載のパワー半導体パッケージ。

【請求項27】 底部プレート部分および前記底部プレート部分から延びる少なくとも1つの第1の端子を有する底部リードフレームと、

前記第1の端子と同一平面上にある少なくとも1つの第2の端子と、

ソースを画定する第1の金属化領域、およびゲートを画定する第2の金属化領域がその上に配置された、前記ソースの一部分を覆って延びるゲートバスをさらに含む上部表面を有する半導体パワーMOSFETダイであって、前記第1の端子がドレインに電気的に接続されるように前記リードフレームの底部プレートに結合された、前記ドレイン接続を画定する底部表面をさらに含むMOSFETダイと、

前記ゲートバスの少なくとも一部分を実質上覆う窒化物 層と

前記窒化物層および前記ソースの上に配置された硬化性 導電材料の層と、

前記ソースの大部分に結合されてその大部分に及び、ゲートバスのほぼ全体を覆う銅板と、

前記第2の端子が前記ソースに電気的に結合されるように、前記銅板部分を少なくとも1つの前記第2の端子に結合するようにサイズを取られ成形された少なくとも1つのビーム部分と、

前記ゲートを第3の端子に結合するワイヤボンディングとを含み、前記硬化性導電材料は、前記銅板を前記ソースに電気的に結合し、前記室化物層によって前記ゲートバスからは電気的に絶縁されるパワー半導体パッケージ。

【請求項28】 前記硬化性導電材料が銀充填エポキシである、請求項27に記載のパワー半導体パッケージ。

【請求項29】 前記少なくとも1つのビーム部分が前記網板の側縁部から延び、その末端で少なくとも1つの前記第2の端子に結合された、請求項27に記載のパワー半導体パッケージ。

#### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、上側プレート部材と下側プレート部材の間に半導体ダイが配置された半導体パッケージに関し、さらに詳細には、MOSFET半導体ダイのソースが上側プレート部材を介してリードフレームに電気的に結合され、MOSFETのゲートがワイヤボンディングを介してリードフレームに電気的に結合された、SO8半導体パッケージに関する。

#### [0002]

【従来の技術】図1を参照すると、従来技術による半導体パッケージ10が示してある。この半導体パッケージ10は、底部プレート部分13および端子12a、12bを含む。半導体ダイ16は、底部プレート13の上に配置され、通常はエポキシ材料を使用してこれに固定される。半導体ダイ16は、半導体ダイ16の上部表面の接続エリアを画定する金属化(metalized)領域18(通常はアルミニウム)を含む。端子12a、12bの一部分、底部プレート部分13、および半導体ダイ16は、通常は成形性(moldable)材料で形成されるハウジング22中に封入される。金属化領域18と端子12bの間の電気接続を得るために、1本または複数本のワイヤ20を、一端21aで金属化領域18に、末端21bで端子12bに超音波ボンディングする。

【0003】図2は、従来技術の別の半導体パッケージ100を示す図である。金属化領域18と端子12bとを電気的に接続するために、1本または複数本のワイヤ24を位置23でスティッチボンディングし、それにより半導体ダイ16から端子12bに電流が流れる追加経路を提供する。これにより、半導体ダイ16から端子12bまでの電流経路の抵抗がわずかに低下する。

#### [0004]

【発明が解決しようとする課題】最適な半導体デバイスの性能を確保するために、パワー半導体パッケージを通る電流経路の抵抗およびインダクタンスを大幅に低ではることが望ましい。残念ながら、従来技術の半導されないが、この目的は完全には達成されないが、これは特に、金属化領域18の1つのエリアとワイヤ20の末端21aとの間の距離Dが金属化領域18からである。ことの電流経路の抵抗を増大させるからである。ことをの厚さは約4から8ミクロンである)ときに悪化する。比較的薄い金属化領域18と、距離Dおよびワイヤを1の見さは約4から8ミクロンである)ときに悪化することが薄い金属化領域18と、距離Dおよびイヤを1の厚さは約4から8ミクロンである)ときに悪化することが薄い金属化領域18と、距離Dおよびイヤを10の断面プロフィルとが相まって、それを通る電流経路の抵抗およびインダクタンスを比較的高くすることになる。

【0005】いくつかのパッケージ(例えばSO8パッケージ)では、距離Dは約80から100ミルであり、その結果、金属化領域18の抵抗は約0.79から1.58ミリオームとなる。ワイヤ20、24の直径は約2ミルであり、約1.05ミリオームの抵抗を生じる(ワイヤ14本使用時)。端子およびエポキシの抵抗を合計すると約0.307ミリオームとなるので、このようなパッケージは、約2.14から2.93ミリオームの全抵抗を示す。その結果生じるパッケージの熱抵抗RJAは、62.5EC/Wに達する可能性がある。

【0006】半導体パッケージ10が例えばMOSFE T半導体ダイ16を含むときには、距離Dおよびワイヤ 20、24の比較的小さな直径によって引き起こされる 抵抗がMOSFETの全抵抗に加算される。実際には、ダイ16がMOSFETダイであるときには、端子12 aは通常はMOSFETのドレインに結合され、端子12bは1本または複数本のワイヤボンディング20を介してMOSFETのソースに結合される。MOSFETダイのオン抵抗が小さくなるほど、距離Dおよびワイヤボンディング20、24によって引き起こされる抵抗が、端子12aからもう一方の端子12bまでの全抵抗に占める割合は大きくなる。もちろん、MOSFETなどの半導体デバイスの高周波性能は、デバイスを通る端子から端子までの抵抗およびインダクタンスの影響をかなり受ける。

【0007】いくつかの従来技術のパッケージは、金属化領域18と端子12bの間の電気的接続を得るために、大きな金属ストラップを組み込んでいる。残念ながら、この技法は、バイポーラ接合トランジスタやダイオード、サイリスタなど、比較的単純な表面構造を有する大規模な半導体パッケージでなければ可能でない。さらに、金属ストラップは、外形の小さなパッケージ(SO8や表面実装型デュアルインラインパッケージなど)では実用的ではない。

【0008】MOSFETなどのMOSゲートデバイスで大きな金属ストラップを使用することは、このようなデバイスが比較的複雑な表面構造を有するので、これまでのところ達成されていない。特にMOSゲートデバイスは、通常は、ゲート電位がダイ表面全体に分配されるように表面を横切る、半導体ダイの表面上に配置されたゲートランナ(gate runner)(またはバス)を含む。その結果として、ゲートランナがダイ表面へのアクセスを制限し、また金属ストラップに短絡する可能性もあるので、大きな金属ストラップをダイ表面の上に配置することには問題がある。したがって、MOSゲート半導体デバイスで金属ストラップを使用することはできない。

【0009】したがって、当技術分野では、とりわけMOSゲートデバイスを通る電流経路の抵抗を低下させ、この電流経路のインダクタンスを低下させることによって従来技術の半導体パッケージの欠点を克服する、新しい半導体パッケージが必要とされている。

## [0010]

【課題を解決するための手段】従来技術の欠点を克服するために、本発明の1つの態様による半導体パッケージは、底部プレート部分およびこの底部プレート部分から延びる少なくとも1つの第1の端子を有する底部リードフレーム、この第1の端子と同一平面上にある少なくとも1つの第2の端子、第1の端子がドレインに電気的に接続されるようにリードフレームの底部プレートに結合された、ドレイン接続を画定する底部表面と、ソースを画定する第1の金属化領域、およびゲートを画定する第2の金属化領域がその上に配置された上部表面とを有す

る半導体パワーMOSFETダイ、ソース接続を画定する第1の金属化領域の大部分に結合され、その大部分に及ぶ鋼板、ならびに第2の端子がソースに電気的に結合されるようにこの鋼板部分を少なくとも1つの第2の端子に結合するようにサイズを取られ成形された、少なくとも1つのビーム部分を含む。

【0011】本発明を図示するために、現在好ましいいくつかの形態を図面に示すが、本発明は図示の配列および手段に厳密に限定されるわけではないことを理解されたい。

#### [0012]

【発明の実施の形態】次に同様のエレメントを同じ参照番号で示す図面を参照すると、本発明の一態様による半導体パッケージ110の側面図が図3に示してある。半導体パッケージ110は、底部表面が底部プレート13に結合された半導体ダイ16を含む。好ましくは、半導体ダイ16はMOSFETダイであり、端子12aはMOSFETダイ16のドレインに電気的に結合される。もちろん、半導体ダイ16は、ダイオードや絶縁ゲートバイポーラトランジスタなど、その他の形態をとることもできる。

【0013】半導体ダイ16は、半導体ダイ16への接続を画定する金属化領域18を有する上部表面を含む。例えば、半導体ダイ16がMOSFETであるときには、金属化領域18はソース接続を画定することができる。

【0014】半導体パッケージ110は、金属化領域18を端子12bに電気的に結合するために利用されるストラップ部材28も合む。各ストラップ部材28は、十分に厚いプレート部分30、および成形ビーム部分34を含むことが好ましい。プレート部分30は銅で形成されることが好ましく、金属化領域18の大部分に及ぶ。ビーム部分34は、プレート部分30を端子12bに結合するように成形され、サイズを取られている。

【0015】ビーム部分34は、一端でプレート部分30の側縁部に結合され、それぞれの端子12bに結合された末端36を含むことが好ましい。

【0016】プレート30が金属化領域18と堅く結合されるように、硬化性(curable)導電材料46(銀充填導電性エポキシなど)を、プレート部分30の下側表面と金属化領域18の間に配置することが好ましい。軟質はんだを使用することもできる。

【0017】半導体パッケージ110が成形性材料(プラスチックなど)から形成されたハウジング22を含み、パッケージの構成がSO8標準に準拠することが好ましい。

【0018】ストラップ部材28が、端子12bを金属 化領域18に結合する比較的大きな接触領域を提供し、 それにより電流に対する抵抗を低下させ、インダクタン スを低下させる。これにより、高周波での性能の改善が もたらされる。さらに、この構造には、ストラップ部材 28を介して半導体ダイ16から熱が逃げる熱経路がも たらされるという利点もある。

【0019】半導体パッケージ110の上面図である図4および図6で最もよく分かるように、ビーム部分34は、プレート部分30の1つの側縁部から延びて端子12bで終端する1つの流れ部材(flowing me mber)として一体化されて形成されることが好ましい。図5は、図4のパッケージの斜視図である。

【0020】金属化領域19は、MOSFETダイ16のゲートを画定する。金属化領域19はワイヤボンディング20を介して1つの端子12cに電気的に結合される。このように、本発明では、MOSFETダイ16の上部表面への混合接続、すなわちソースに接続するための低抵抗プレート部分30、およびゲート19に接続するためのワイヤボンディング20を利用する。

【0021】図6で最もよく分かるように、ゲートランナ(またはバス)19aは、ゲート金属化領域19をダイ16の表面のソース領域に結合する。プレート部分30は、ゲートランナ19aの最も外側の部分を超えて横方向に延びることが好ましい。また、プレート部分30は、ゲートランナ19aを超えて延び、可能な限り大きくこれを覆うことが好ましい。これにより、性能改善の達成が保証される。

【0022】図7は、図6の線7-7に沿って取った断面図である。ゲートランナ19aの一部分は、金属化領域18の間に配置して示してある。はんだ濡れ性金属

(TiNiAgなど)を金属化領域18の上に配置することが好ましい。ゲートランナ19aをプレート部分30から絶縁するために、窒化物層27をゲートランナ19aの上に配置する。硬化性導電材料46(好ましくは銀充填エポキシ)をはんだ濡れ性金属25の上に配置し、プレート部分30を金属化領域18に電気的かつ機械的に結合する。プレート部分30は、ゲートランナ19aを妨害することなく電気的かつ熱的に金属化領域18と結合される。

【0023】プレート部分30は、望むなら、はんだ濡れ性金属25にはんだ付けすることもできることに留意されたい。しかし、銀充填エポキシ46を利用して、プレート部分30を金属化領域18に結合することが好ましい。導電性エポキシ46を利用するときには、はんだ濡れ性金属25を除去し、エポキシを直接金属化領域18と接触させることができる。

【0024】次に、本発明の代替実施形態を示す図8を参照する。特に、ビーム部分34の末端は、端子12bの付近にボイド42を形成するヒール37と、トウ(toe)38とを含む。ビーム部分34の末端は、ボイド42を通って端子12bに向かって延びる下向きの突起40を含むことが好ましい。硬化性導電材料44をボイド42中に導入し、ビーム部分34の末端の端子12b

への電気的および機械的な結合を容易にすることが好ましい。本発明で使用するのに適した硬化性導電媒質44は、既知の導電性エポキシおよびその類似のもの(銀充填エポキシであることが好ましい)のいずれかから選択することができる。

【0025】次に、本発明の別の態様による半導体パッケージ116の切欠斜視図である図9を参照する。図9の半導体パッケージ116は、複数のビーム部分34がクロスバー部分50で終端する点を除けば、前述の実施形態のパッケージとほぼ同じである。クロスバー部分50は少なくとも2つの端子12bに結合される。

【0026】クロスバー部分50は、端子12bの付近に位置するボイドを画定する長手方向ヒール52および長手方向トウ54を含むことが好ましい。ボイド56は、クロスバー部分50はぼ全長にわたって延びるチャネルの形をしている。クロスバー部分50は、チャネルを通って端子12bに向かって延びる下向きの突起58(壁面の形状)を含むことが好ましい。硬化性導電材料(導電性エポキシなど)の層をチャネル内に配置し、クロスバー部分50を端子12bに結合することが好ましい。

【0027】次に、本発明の別の実施形態による半導体パッケージ118の切欠斜視図を示す図10を参照する。半導体パッケージ118は、プレート部分30、ビーム部分34、および端子12bが全て一体に結合され、好ましくは共通の材料シートから形成される点を除けば、本発明の前述の実施形態と同様である。したがって、端子12bは、ハウジング22の外側からハウジング内部に、半導体ダイ16の上部をかなり覆って延び、半導体ダイ16を上部プレート部分30と底部プレート部分13の間に挟む。

【0028】金属化領域18をはんだ濡れ性金属(銅や金、銀など)から形成することができること、および複数の流動性導電バンプ(好ましくははんだバンプ、図示せず)を金属化領域18の表面上に配置することができることに留意されたい。さらに、プレート部分30は、電気的かつ/または機械的に流動性導電バンプおよび金属化領域18と係合することができるように、流動性導電バンプと反対に配向された下側表面を含むことができる。

【0029】プレート部分30の下側表面は、プレート部分30から流動性導電バンプおよび金属化領域18に向かって延びる、1つまたは複数の下向きの突起を含むこともできる。

【0030】プレート部分30が約0.108×0.104ミルであるときには、パッケージに導入される抵抗はわずか約0.115ミリオームであることが分かっている。全体で約0.08ミリオームとなる金属化領域18を使用すると、本発明によるパッケージの全抵抗はわずか約0.506ミリオームとなる(従来技術のパッケ

ージより50%から75%の改善)。さらに、本発明のパッケージの熱抵抗RJAは、最大でわずか約46EC/Wとなる(従来技術のパッケージより25%の低下)。

【0031】本発明の好ましい実施形態についての前述の説明は、例示および説明を目的として与えたものである。これは本発明を網羅する、または本発明を開示の形態に厳密に限定するものではない。上記の教示に照らして多くの修正および変形が可能である。本発明の範囲は、この詳細な説明ではなく、添付の特許請求の範囲によって限定されるものとする。

# 【図面の簡単な説明】

【図1】従来技術による半導体パッケージの側面図である。

【図2】従来技術による半導体パッケージの側面図である。

【図3】本発明による半導体パッケージの側面図である。

【図4】図3に示す半導体パッケージの代替実施形態の 上面図である。

【図5】図4の半導体パッケージの斜視図である。

【図6】図4の半導体パッケージの代替実施形態の上面

図である。

【図7】線7-7に沿って取った図6の半導体パッケージの断面図である。

【図8】本発明の半導体パッケージの代替実施形態の切 欠斜視図である。

【図9】本発明による半導体パッケージの別の代替実施 形態の切欠斜視図である。

【図10】本発明による半導体パッケージの別の代替実施形態の切欠斜視図である。

#### 【符号の説明】

12a 端子

12b 端子

13 底部プレート

16 半導体ダイ

18 金属化領域

20 ワイヤボンディング

22 ハウジング


30 上部プレート部分

34 ピーム部分


50 クロスパー部分

110 半導体パッケージ


【図1】





【図2】




[図3]










[図7]




【図5】








- 8 -





フロントページの続き

(72)発明者 チュアン チェアアメリカ合衆国 90278 カリフォルニア州 リダンド ピーチ ブールヒース ア ヴェニュ 1908 アパートメント 3 (72)発明者 ジョージ マノツアメリカ合衆国 90630 カリフォルニア州 サイプレス バルバドス アヴェニュ6032

(72)発明者 ダン キゼルアメリカ合衆国 90245 カリフォルニア州 エル セグンド センター ストリート 760